

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月10日

出 願 番 号 Application Number:

特願2003-063547

[ST. 10/C]:

[J P 2 0 0 3 - 0 6 3 5 4 7]

出 願 人
Applicant(s):

株式会社リコー

特許庁長官 Commissioner, Japan Patent Office 2003年12月 2日

今井康





【書類名】

特許願

【整理番号】

188365

【提出日】

平成15年 3月10日

【あて先】

特許庁長官殿

【国際特許分類】

H03K 19/0175

【発明の名称】

LVDS回路及びLVDS回路を使用した光ディスク記

録装置

【請求項の数】

14

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

岸岡 俊樹

【特許出願人】

【識別番号】

000006747

【住所又は居所】

東京都大田区中馬込1丁目3番6号

【氏名又は名称】

株式会社リコー

【代理人】

【識別番号】

100062144

【弁理士】

【氏名又は名称】

青山 葆

【選任した代理人】

【識別番号】

100086405

【弁理士】

【氏名又は名称】

河宮 治

【手数料の表示】

【予納台帳番号】

013262

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1



【物件名】 要約書 1

【包括委任状番号】 9808860

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 LVDS回路及びLVDS回路を使用した光ディスク記録装置 【特許請求の範囲】

【請求項1】 入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流一電圧変換回路と、該電流一電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるLVDS回路において、

前記バイアス回路及び電流-電圧変換回路は、同一半導体チップ内に設けられることを特徴とするLVDS回路。

【請求項2】 前記バイアス回路及び電流-電圧変換回路は、同一プロセスで形成されることを特徴とする請求項1記載のLVDS回路。

【請求項3】 入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流一電圧変換回路と、該電流一電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるLVDS回路において、

前記バイアス回路及び電流-電圧変換回路は、同一プロセスで形成されることを特徴とするLVDS回路。

【請求項4】 前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路、電流-電圧変換回路及びレシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項1、2又は3記載のLVDS回路。

【請求項5】 前記ドライバ回路、バイアス回路及び電流-電圧変換回路は1つの半導体チップに形成され、前記レシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項1、2又は3記載のLVDS回路。



【請求項6】 前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路及び電流-電圧変換回路が他の1つの半導体チップに形成され、レシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項1、2 又は3記載のLVDS回路。

【請求項7】 前記ドライバ回路、バイアス回路、電流-電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されることを特徴とする請求項1、2、3、4、5又は6記載のLVDS回路。

【請求項8】 ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをLVDS回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、

前記LVDS回路は、

入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、

該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、

前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流-電圧変換回路と、

該電流ー電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を 示す信号を出力するレシーバ回路と、

を備え、

前記バイアス回路及び電流ー電圧変換回路は、同一半導体チップ内に設けられることを特徴とする光ディスク記録装置。

【請求項9】 前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されることを特徴とする請求項8記載の光ディスク記録装置。

【請求項10】 ホスト装置から入力された光ディスクへの書き込み用デー



タを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをLVDS回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、

前記LVDS回路は、

を備え、

入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、

該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、

前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流-電圧変換回路と、

該電流ー電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を 示す信号を出力するレシーバ回路と、

前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されること を特徴とする光ディスク記録装置。

【請求項11】 前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路、電流一電圧変換回路及びレシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項8、9又は10記載の光ディスク記録装置。

【請求項12】 前記ドライバ回路、バイアス回路及び電流-電圧変換回路は1つの半導体チップに形成され、前記レシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項8、9又は10記載の光ディスク記録装置

【請求項13】 前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路及び電流-電圧変換回路が他の1つの半導体チップに形成され、レシーバ回路が他の1つの半導体チップに形成されることを特徴とする請求項8、



9又は10記載の光ディスク記録装置。

【請求項14】 前記ドライバ回路、バイアス回路、電流-電圧変換回路及びレシーバ回路は、マルチチップモジュールで形成されることを特徴とする請求項8、9、10、11、12又は13記載の光ディスク記録装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、低電圧差動信号(以下、LVDSと呼ぶ)回路に関し、特に光ディスク記録装置に使用するLVDS回路に関する。

[0002]

【従来の技術】

近年、集積回路の微細化、高速化に伴い、信号の伝達手段として低電圧差動信号LVDS回路が多く用いられるようになっている。LVDS回路は小振幅の差動信号を扱うため、該差動信号を出力するドライバ回路と、ドライバ回路から出力された差動信号を受け取るレシーバ回路に、小信号を正しく送受信するための精度が求められている。

[0003]

一方、半導体集積回路では、その特性上、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等が生じ、小信号を正しく送受信するための精度が得られないという問題があった。このようなことから、LVDS構成の出力回路にドライバ駆動用の電流を調整するためのMOSFETを付加し、その1つをダミー出力回路として用いて出力端子に終端抵抗を接続してハイ(High)レベルとロー(Low)レベルを形成し、該ハイレベル及びローレベルの信号がそれぞれ所望の出力レベルになるように電流調整用MOSFETの制御信号を形成すると共に、該制御信号を他の複数の出力回路の電流調整用MOSFETにそれぞれ供給して電流を自動調整する回路が開示されている(例えば、特許文献1参照。)。

[0004]

【特許文献1】



特開2000-134082号公報

[0005]

【発明が解決しようとする課題】

このように、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じる差動電圧のバラツキを考慮して、送信する側の電流値を調整できるようすることにより、ドライバ回路から出力される差動電圧の振幅が一定になるようにしたものがあった。しかし、このようにした場合、電流を調整するための回路を付加しなければならず、回路構成要素が増加するという問題が発生する。

[0006]

本発明は、上記のような問題を解決するためになされたものであり、回路構成要素を付加することなく、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じるドライバ回路からの差動信号の変動を低減させることができるLVDS回路及びLVDS回路を使用した光ディスク記録装置を得ることを目的とする。

[0007]

【課題を解決するための手段】

この発明に係るLVDS回路は、入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流ー電圧変換回路と、該電流ー電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるLVDS回路において、

前記バイアス回路及び電流ー電圧変換回路は、同一半導体チップ内に設けられるものである。

[0008]

また、前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されるようにしてもよい。



[0009]

また、この発明に係るLVDS回路は、入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流ー電圧変換回路と、該電流ー電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を示す信号を出力するレシーバ回路とを備えるLVDS回路において、

前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されるものである。

[0010]

具体的には、前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路、電流-電圧変換回路及びレシーバ回路が他の1つの半導体チップに形成されるようにした。

[0011]

また、前記ドライバ回路、バイアス回路及び電流-電圧変換回路は1つの半導体チップに形成され、前記レシーバ回路が他の1つの半導体チップに形成されるようにしてもよい。

$[0\ 0\ 1\ 2]$

また、前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路 及び電流-電圧変換回路が他の1つの半導体チップに形成され、レシーバ回路が 他の1つの半導体チップに形成されるようにしてもよい。

[0013]

前記ドライバ回路、バイアス回路、電流ー電圧変換回路及びレシーバ回路は、 マルチチップモジュールで形成されるようにしてもよい。

[0014]

また、この発明に係る光ディスク記録装置は、ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を



照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをLVDS回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、

前記LVDS回路は、

入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出力するドライバ回路と、

該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、

前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流-電圧変換回路と、

該電流-電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を 示す信号を出力するレシーバ回路と、

を備え、

前記バイアス回路及び電流ー電圧変換回路は、同一半導体チップ内に設けられるものである。

[0015]

また、前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されるようにしてもよい。

[0016]

また、この発明に係る光ディスク記録装置は、ホスト装置から入力された光ディスクへの書き込み用データを所定の方法でエンコードするエンコード部と、該エンコード部でエンコードされたデータ信号に基づいて光ディスクにレーザ光を照射する半導体レーザの駆動制御を行う半導体レーザ駆動制御部とを備え、前記エンコード部の出力回路部と、前記半導体レーザ駆動制御部の入力回路部とをLVDS回路で構成した、ホスト装置から入力されたデータを光ディスクに記録する光ディスク記録装置において、

前記LVDS回路は、

入力されたディジタル信号に応じた差動信号をなす電流を一対の出力端から出



力するドライバ回路と、

該ドライバ回路から出力される電流の電流値を制御するバイアス電流を該ドライバ回路に供給するバイアス回路と、

前記ドライバ回路の各出力端から出力された電流をそれぞれ電圧に変換して出力する電流-電圧変換回路と、

該電流ー電圧変換回路から出力された各電圧の電圧値を比較し、該比較結果を 示す信号を出力するレシーバ回路と、

を備え、

前記バイアス回路及び電流ー電圧変換回路は、同一プロセスで形成されるものである。

[0017]

具体的には、前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路、電流-電圧変換回路及びレシーバ回路が他の1つの半導体チップに形成されるようにした。

[0018]

また、前記ドライバ回路、バイアス回路及び電流-電圧変換回路は1つの半導体チップに形成され、前記レシーバ回路が他の1つの半導体チップに形成されるようにしてもよい。

[0019]

また、前記ドライバ回路は1つの半導体チップに形成され、前記バイアス回路 及び電流-電圧変換回路が他の1つの半導体チップに形成され、レシーバ回路が 他の1つの半導体チップに形成されるようにしてもよい。

[0020]

前記ドライバ回路、バイアス回路、電流-電圧変換回路及びレシーバ回路は、 マルチチップモジュールで形成されるようにしてもよい。

[0021]

【発明の実施の形態】

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。 第1の実施の形態。




図1において、LVDS回路1は、入力端INに入力されたディジタル信号に応じた電流を一対の出力端から出力するドライバ回路2と、該ドライバ回路2から出力された電流をそれぞれ電圧に変換する電流-電圧変換回路3と、該電流-電圧変換回路3で電圧に変換された一対の信号の電圧を比較し該比較結果を示す2値の信号を出力するレシーバ回路4と、ドライバ回路2の出力電流を制御するためのバイアス電流Ibをドライバ回路2に供給するバイアス回路5とを備えている。

[0022]

図1の場合、ドライバ回路2が半導体チップA上に形成されており、電流-電圧変換回路3、レシーバ回路4及びバイアス回路5は、半導体チップB上にそれぞれ形成されている。ドライバ回路2は、出力端OUT1及びOUT2を備え、ハイ(High)レベルの信号が入力されると、バイアス回路5からのバイアス電流ibに応じた電流が出力端OUT2に流れ込むと共に出力端OUT1からの電流の流れ込みが停止する。

[0023]

また、ドライバ回路 2 は、ロー(Low)レベルの信号が入力されると、バイアス回路 5 からのバイアス電流 i b に応じた電流が出力端 O U T 1 に流れ込むと共に出力端 O U T 2 からの電流の流れ込みが停止する。出力端 O U T 1 は半導体チップ A の出力端子 O A 1 に、出力端 O U T 2 は半導体チップ A の出力端子 O A 2 にそれぞれ接続されている。出力端子 O A 1 は、信号線 6 及び半導体チップ B の入力端子 I B 1 を介してレシーバ回路 4 の一方の入力端に接続され、出力端子 O A 2 は、信号線 7 及び半導体チップ B の入力端子 I B 2 を介してレシーバ回路 4 の他方の入力端に接続されている。

[0024]

電流-電圧変換回路3は、抵抗11~13で構成されており、電源電圧VDD と入力端子IB1との間に抵抗11及び12が直列に接続されており、抵抗11 及び抵抗12の接続部と入力端子IB2との間には抵抗13が接続されている。また、バイアス回路5は、電圧比較器21、所定の基準電圧Vrを生成して出力する基準電圧発生回路22、PMOSトランジスタ23,24、NMOSトランジスタ25~27及び抵抗28で構成されている。PMOSトランジスタ23及び24はカレントミラー回路を形成しており、電源電圧VDDと接地電圧との間に、PMOSトランジスタ23、NMOSトランジスタ25及び抵抗28が直列に接続されており、NMOSトランジスタ25のゲートは電圧比較器21の出力端に接続されている。PMOSトランジスタ23及び24の各ゲートは接続され、該接続部はPMOSトランジスタ23のドレインに接続されている。

[0.025]

NMOSトランジスタ25と抵抗28との接続部は、電圧比較器21の一方の入力端に接続され、電圧比較器21の他方の入力端には基準電圧Vrが入力されている。一方、NMOSトランジスタ26及び27はカレントミラー回路を形成しており、NMOSトランジスタ26及び27の各ゲートは接続され、該接続部はNMOSトランジスタ27のドレインに接続されている。NMOSトランジスタ26のドレインは、バイアス回路5の出力端をなし、半導体チップBの接続端子CB1及び半導体チップAの接続端子CA1を介してドライバ回路2に接続されている。

[0026]

図2は、図1のドライバ回路2の回路例を示した図であり、図2において、ドライバ回路2は、インバータ31~35及びNMOSトランジスタ36及び37を備えている。NMOSトランジスタ36は、出力端子OA1と接続端子CA1との間に接続され、NMOSトランジスタ37は、出力端子OA2と接続端子CA1との間に接続されている。NMOSトランジスタ36のドレインはドライバ回路2の出力端OUT1を、NMOSトランジスタ37のドレインがドライバ回路2の出力端OUT2をそれぞれなしている。また、ドライバ回路2の入力端INとNMOSトランジスタ36のゲートとの間には、インバータ31~33が直列に接続されており、ドライバ回路2の入力端INとNMOSトランジスタ37のゲートとの間には、インバータ34,35が直列に接続されている。

[0027]

このような構成において、入力端INにローレベルの信号が入力されると、NMOSトランジスタ36がオンしてNMOSトランジスタ37がオフする。このため、電流ー電圧変換回路3の抵抗11及び12、半導体チップBの入力端子IB1、信号線6、半導体チップAの出力端子OA1、ドライバ回路2のNMOSトランジスタ36、半導体チップAの接続端子CA1、半導体チップBの接続端子CB1、及びバイアス回路5のNMOSトランジスタ26にバイアス電流ibが流れる。このとき、出力端子OA2には電流が流れない。

[0028]

[0029]

これらのことから、ドライバ回路 2 は、 2 つの差動伝達経路の一方のみ、すなわち出力端 OUT 1 からのみ 4 m A を引き込むようになっている。ドライバ回路 2 の出力端 OUT 1 に 4 m A の電流を引き込んでいる場合は、レシーバ回路 4 の正側入力電圧、すなわち入力端 I N 1 の電圧は $\{1.8$ V -(4 m A \times 2 9 0 $\Omega)\}$ = 0.64 V となり、負側入力電圧、すなわち入力端 I N 2 の電圧は $\{1.8$ V -(4 m A \times 1 8 0 $\Omega)\}$ = 1.08 V になって、レシーバ回路 4 は、ローレベルの信号を出力する。

[0030]

次に、入力端INにハイレベルの信号が入力されると、NMOSトランジスタ

36がオフしてNMOSトランジスタ37がオンする。このため、電流ー電圧変換回路3の抵抗11及び13、半導体チップBの入力端子IB2、信号線7、半導体チップAの出力端子OA2、ドライバ回路2のNMOSトランジスタ37、半導体チップAの接続端子CA1、半導体チップBの接続端子CB1、及びバイアス回路5のNMOSトランジスタ26にバイアス電流ibが流れる。このとき、出力端子OA1には電流が流れない。

[0031]

このため、入力端子 I B 2 に接続されたレシーバ回路 4 の入力端 I N 2 の電圧 よりも、入力端子 I B 1 に接続されたレシーバ回路 4 の入力端 I N 1 の電圧が大きくなり、レシーバ回路 4 からはハイレベルの信号が出力される。例えば、入力端 I Nにハイレベルの信号が入力されたときと同様の例の場合、ドライバ回路 2 は、2 つの差動伝達経路の一方のみ、すなわち出力端 O U T 2 からのみ 4 m A を引き込むようになっている。ドライバ回路 2 の出力端 O U T 2 に 4 m A の電流を引き込んでいる場合、レシーバ回路 4 の入力端 I N 2 の電圧は $\{1.8\ V-(4\ m\ A\times290\ \Omega)\}=0.64\ V$ となり、レシーバ回路 4 の入力端 I N 1 の電圧は $\{1.8\ V-(4\ m\ A\times180\ \Omega)\}=1.08\ V$ になって、レシーバ回路 4 は、ハイレベルの信号を出力する。

[0032]

[0033]

これに対して、バイアス回路5が半導体チップBにある場合は、抵抗28の抵

抗値も同様に10%小さくなるため、該抵抗値は $12k\Omega$ から $10.8k\Omega$ になり、抵抗28に流れる電流は、 100μ Aから 111μ Aになり、最終的にはドライバ回路2に対するバイアス電流 i b は、4 mAから4.4 4 mAになる。このとき、レシーバ回路4 が受け取るハイレベルの信号の電圧は、 $\{1.8V-(4.4 \text{ mA}\times 162\Omega)\}=1.081V$ になり、ローレベルの信号の電圧は、 $\{1.8V-(4.4 \text{ mA}\times 261\Omega)\}=0.641V$ になり、所望の値からのずれ量は、 $\{1.4 \text{ mA}\times 200\}$ 001 $\{1.4 \text{ mA}\times 200\}$ 101 $\{1.4 \text{ mA}\times 200\}$

[0034]

次に、例えば、半導体チップBにおいて、電源電圧 VDDが 10%大きくなった場合を考える。このとき、半導体チップBの電源電圧 VDDは、1.98Vになる。仮に、バイアス回路 5 が半導体チップAにあれば、レシーバ回路 4 が受け取るハイレベルの信号の電圧は、 $\{1.98V-(4mA\times180\Omega)\}=1.26V$ になり、レシーバ回路 4 が受け取るローレベルの信号の電圧は、 $\{1.98V-(4mA\times290\Omega)\}=0.82V$ になる。この値は、所望するハイレベルの電圧値 1.08V及びローレベルの電圧値 0.64Vよりも、ハイレベル及びローレベル共に 0.18V ずれることになる。

[0035]

これに対して、バイアス回路 5 が半導体チップBにある場合は、バイアス回路 5 に供給される電源電圧 V D D も 1 0 %大きくなるため、抵抗 2 8 に印加される電圧は 1 . 2 V から 1 . 3 2 V になり、抵抗 2 8 に流れる電流は 1 0 0 μ A から 1 1 0 μ A になり、最終的にはバイアス電流 i b は 4 . 4 m A になる。このとき、レシーバ回路 4 が受け取るハイレベルの信号の電圧は、 $\{1$. 9 8 V - (4 . 4 m A \times 1 8 0 Ω) $\}=1$. 1 8 8 V になり、ローレベルの信号の電圧は、 $\{1$. 9 8 V - (4 . 4 m A \times 2 9 0 Ω) $\}=0$. 7 0 4 V になり、所望値からのずれ量は、ハイレベルで 0 . 1 0 8 V、ローレベルで 0 . 0 6 4 V と小さくなる。このように、電流一電圧変換回路 3 及びバイアス回路 5 を、同じ半導体チップ上に設けることにより、プロセス、温度又は電源電圧の変動に影響を受けにくい 1 V D S 回路を得ることができる。

[0036]

なお、図1では、電流-電圧変換回路3及びバイアス回路5が、半導体チップ Bに設けられた例を示して説明したが、電流-電圧変換回路3及びバイアス回路 5は、半導体チップAに設けられるようにしてもよい。この場合、図1は、図3 のようになり、図3の各部の動作は図1の場合と同様であるのでその説明を省略 する。

[0037]

次に、図4は、図1及び図2で示したLVDS回路1を用いた光ディスク記録 装置の構成例を示した概略のブロック図である。


図4において、光ディスク記録装置40は、光ディスク41にレーザ光を照射してデータの記録を行うレーザダイオード42と、入力されたデータに応じて該レーザダイオード42の動作制御を行うLDドライバ43と、パーソナルコンピュータ等のホスト装置51から入力された光ディスク41への書き込み用データを所定の方法でエンコードして該LDドライバ43に出力するCD・DVDエンコーダ44と、該CD・DVDエンコーダ44の動作制御を行うCPU45とを備えている。なお、LDドライバ43は半導体レーザ駆動制御部を、CD・DVDエンコーダ44はエンコード部をそれぞれなしている。

[0038]

CD・DVDエンコーダ44からLDドライバ43にデータ信号を出力する際、LVDS回路が使用されている。すなわち、図1のLVDS回路の場合、CD・DVDエンコーダ44の出力回路にドライバ回路2が使用され、LDドライバ43の入力回路に電流一電圧変換回路3、レシーバ回路4及びバイアス回路5が使用されている。このため、CD・DVDエンコーダ44とLDドライバ43は、一対の信号線6,7で接続されており、CD・DVDエンコーダ44が半導体チップAに設けられており、LDドライバ43が半導体チップBに設けられている。半導体チップA及びBは、1つのモジュールに形成されたMCMをなしている。

[0039]

なお、前記説明では、電流-電圧変換回路3及びバイアス回路5を半導体チップB又は半導体チップAのいずれかに設けた場合を例にして説明したが、これは



[0040]

このように、本第1の実施の形態におけるLVDS回路は、ドライバ回路2から出力された電流を電圧に変換する電流ー電圧変換回路3と、ドライバ回路2から出力される電流値の制御を行うバイアス回路5を同一チップ上に設けた及び/又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。また、本第1の実施の形態におけるLVDS回路を光ディスク記録装置に使用することにより、プロセス、温度又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止することができる。

[0041]

【発明の効果】

上記の説明から明らかなように、本発明のLVDS回路によれば、ドライバ回路から出力された電流を電圧に変換する電流-電圧変換回路と、ドライバ回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及び/又は同一プロセスで形成されるようにした。このことから、プロセス、温度又は電源電圧の変動に影響を受けにくくすることができる。

[0042]


また、本発明の光ディスク記録装置によれば、エンコード部の出力回路部と、 半導体レーザ駆動制御部の入力回路部とをLVDS回路で構成し、ドライバ回路 から出力された電流をそれぞれ電圧に変換する電流ー電圧変換回路と、ドライバ 回路から出力される電流値の制御を行うバイアス回路を同一チップ上に設けた及 び/又は同一プロセスで形成されるようにした。このことから、プロセス、温度 又は電源電圧の変動による光ディスクへのデータ書き込み精度の低下を防止する ことができる。

【図面の簡単な説明】


- 【図1】 本発明の第1の実施の形態におけるLVDS回路の例を示した図である。
 - 【図2】 図1のドライバ回路2の回路例を示した図である。
- 【図3】 本発明の第1の実施の形態におけるLVDS回路の他の例を示した図である。
- 【図4】 図1及び図2で示したLVDS回路1を用いた光ディスク記録装置の構成例を示した概略のブロック図である。
- 【図5】 本発明の第1の実施の形態におけるLVDS回路の他の例を示した図である。

【符号の説明】


- 1 LVDS回路
- 2 ドライバ回路
- 3 電流-電圧変換回路
- 4 レシーバ回路
- 5 バイアス回路
- 6,7 信号線
- 41 光ディスク
- 42 レーザダイオード
- 43 LDドライバ
- 44 CD・DVDエンコーダ
- 4 5 CPU
- A, B, C 半導体チップ




【図1】




【図2】




【図3】



【図4】



【図5】



【書類名】 要約書

【要約】

【課題】 回路構成要素を付加することなく、プロセスによるバラツキ、温度によるバラツキ、電源電圧の振れ等によって生じるドライバ回路からの差動信号の変動を低減させることができるLVDS回路及びLVDS回路を使用した光ディスク記録装置を得る。

【解決手段】 ドライバ回路 2 から出力された電流を電圧に変換する電流 電圧変換回路 3 と、ドライバ回路 2 から出力される電流値の制御を行うバイアス 回路 5 を同一チップ上に設けた及び/又は同一プロセスで形成されるようにした

【選択図】 図1

特願2003-063547

出願人履歴情報

識別番号

[000006747]

1. 変更年月日

2002年 5月17日

[変更理由]

住所変更

住 所

東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー